Начало практического применения методов помехоустойчивого кодирования в цифровых системах связи и цифровых системах памяти относится к концу 70-х - началу 80-х годов.

Дальнейшее знакомство с работой кодера канала построим следующим образом. Сначала мы в общих чертах познакомимся с блочным и сверточным кодированием и перемежением, затем рассмотрим конкретные схемы канальных кодеров стандартов D-AMPS и GSM и в заключение приведем сводку потоков информации в кодерах обоих стандартов. Вопроса шифрования информации мы коснемся в разд. 3.4.

При блочном кодировании (рис. 2.41) входная информация разделяется на блоки, содержащие по к символов каждый, кото-, рые по определенному закону преобразуются кодером в п-сим-вольные блоки, причем п> к. Отношение R = к/п носит наименова-; ние скорости кодирования (coding rate) и является мерой избыточ- i ности, вносимой кодером. При рационально построенном кодере меньшая скорость кодирования, т.е. большая избыточность, соот-; ветствует более высокой помехоустойчивости.

Повышению помехоустойчивости способствует также увели- чение длины блока. Блочный кодер с параметрами п, к обознача-1 ется (л, к). Если символы входной и выходной последовательно-; стей являются двоичными, т.е. состоят из одного бита каждый, то кодер называется двоичным (binary); именно двоичные кодеры ис- пользуются в сотовой связи. Схема, представленная на рис. 2.41,1 соответствует двоичному блочному кодеру (5, 4). Каждый бит бло- ка выходной информации получается как сумма по модулю 2 нескольких бит (от одного до к) входного блока, для чего используется п сумматоров по модулю 2. Правила двоичного суммирования по модулю 2 определяются табл. 2.9. Один из сумматоров на схеме рис. 2.41 (второй справа) является вырожденным - на его вход поступает лишь одно слагаемое.

Таблица 2.9. Алгоритм двоичного суммирования по модулю 2

п?модулю2 ©©©(+)(+)

у Y У У )г

Рис, 2.41. Схема двоичного блочного кодера (5, 4) (п = 5, к = 4; R = к/п = 4/5)

Блок входной информации

Рис. 2.42. Схема систематического двоичного блочного кодера (8, 7)

Глава 2

Принципы иостроепия и технические проблемы

На рис, 2.42 показана схема другою блочного кодера - это так называемый систематический кодер. Отличительная особенность» систематического кодера состоит в том, что в состав блока выходной информации включается полностью блок входной информации; тривиальные сумматоры, соответствующие формированию этой части выходного блока, на схеме не показаны. Систематический кодер рис. 2.42 - простейший: выходной блок, помимо копии входного, содержит лишь один избыточный бит, который является суммой по модулю 2 всех бит входного блока.

Этот избыточный бит называется кодом контроля четности, поскольку, как нетрудно убедиться, число единиц в выходном бло- ке, с учетом контрольного бита, оказывается четным. Для 8-битового блока двоичной информации используется наименование байт, и схема рис. 2.42 может быть названа схемой побайтного контроля четности. На примере этой схемы мы покажем возможность обнаружения ошибок при помощи блочного кода, а затем, несколько усложнив схему кодирования, - и возможность коррекции ошибок.

На рис. 2.43ja показаны семь блоков выходной информации кодера рис. 2.42, причем последний бит в каждом байтовом блоке, отмеченный затененным фоном, является кодом четности. Очевидно, что при наличии одиночной ошибки в любом блоке, включая и ошибку в коде четности, нарушается правило формирования кода четности, на основании чего она и обнаруживается. Однако ошибка локализуется лишь с точностью до байта, а потому не может быть исправлена, ибо неизвестно, какой именно бит в байте ошибочен. Столь же очевидно, что двойная ошибка в блоке (и вообще - ошибка в четном числе бит) этой схемой не обнаруживается.

Если, помимо контроля четности по строкам для всей приведенной информации (рис. 2.43,а), ввести еще и контроль четности по столбцам (нижняя строка на рис. 2.43,6), то при наличии одино-! чной ошибки в этом 64-битовом блоке мы сможем указать не толь- ко строку, содержащую ошибку, но и столбец с ошибкой, а следовательно - и ошибочный бит, лежащий на пересечении этих строки и столбца. А если известно, что бит ошибочен, то он элементарно исправляется, поскольку для этого достаточно заменить нуль на единицу или единицу на нуль - в зависимости от того, каково значение ошибочного бита. Кратные ошибки этой схемой уже не исправляются. Для коррекции кратных ошибок нужно использовать более совершенные (и более сложные) схемы кодеров. Заметим, что рис. 2.43,6 соответствует систематическому двоичному блочному кодеру (64, 49), и при желании его схема без труда может быть построена по аналогии с рис. 2.42.

При сверточном кодировании (рис. 2.44) К последовательных символов входной информационной последовательности, по к бит в каждом символе, участвуют в образовании п-битовых символов выходной последовательности, п > к, причем на каждый символ входной последовательности приходится по одному символу выходной.

Рис. 2.43. К возможности обнаружения и коррекции ошибок при блочном кодировании: а - побайтовый контроль четности позволяет обнаружить одиночные

ошибки в байтах;

б - добавление еще 8 бит контроля позволяет исправить одиночную

ошибку в восьми байтах

каждый бит выходной последовательности получается как результат суммирования по модулю 2 нескольких бит (от двух до бит) К входных символов, для чего используются п сумматоров по модулю 2. сверточный кодер с параметрами л, к, К обознача-

Глава 2 j

Входная информационная последовательность

Сумматоры по модулю 2

Сдвиговый регистр на 5 символов

Символ 5 Символ 4 Символ 3 Символ 2 Символ 1

Блок 1

Выходной п-битовый символ

Рис. 2.44. Схема сверточного кодера (4, 2, 5) (п =4, к = 2; R= к/п = 1/2)

ся (п, к, К ). Отношение R = к/п, как и в блочном кодере, называется скоростью кодирования. Параметр К называется длиной ограничения (constraint lengtti); он определяет длину сдвигового регистра (в символах), содержимое которого участвует в формировании одного выходного символа.

После того как очередной выходной символ сформирован, входная последовательность сдвигается на один символ вправо (рис, 2.44), в результате чего символ 1 выходит за пределы регистра, символы 2...5 перемещаются вправо, каждый на место coj седнего, а на освободившееся место записывается очередной символ входной последовательности, и по новому содержимому регистра формируется следующий выходной символ. Название сверточного кода обязано тому, что он может рассматриваться как свертка импульсной характеристики кодера и входной информационной последовательности. Если к = , т.е. символы входной последовательности однобитовые, сверточный кодер называется двоичным. Сверточный кодер, схема которого приведена на рис. 2.44, не является двоичным, поскольку для него к = 2.

Перемежение представляет собой такое изменение порядка следования символов информационной последовательности, т.е. такую перестановку, или перетасовку, символов, при которой стоявшие рядом символы оказываются разделенными несколькими другими символами. Такая процедура предпринимается с целью преобразования групповых ошибок (пакетов ошибок) в одиночные

Блок 2

Вход

... bgCsbsСгС,ЭбЬзЭдЬга4Ь,... - Выход

Рис. 2.45. Пример схемы диагонального перемежения

ошибки, с которыми легче бороться с помощью блочного и сверточного кодирования. Использование перемежения - одна из характерных особенностей сотовой связи, и это является следствием неизбежных глубоких замираний сигнала в условиях многолучевого распространения, которое практически всегда имеет место, особенно в условиях плотной городской застройки. При этом группа следующих один за другим символов, попадающих на интервал замирания (провала) сигнала, с большой вероятностью оказывается ошибочной. Если же перед выдачей информационной последовательности в радиоканал она подвергается процедуре перемежения, а на приемном конце восстанавливается прежний порядок следования символов, то пакеты ошибок с большой вероятностью рассыпаются на одиночные ошибки. Известно несколько различных схем перемежения и их модификаций - диагональная, блочная, сверточная и другие. Мы кратко рассмотрим первые две из них, лежащие в основе схем, применяемых в сотовой связи.

При диагональном перемежении входная информация делится на блоки, а блоки - на субблоки, и в выходной последовательности субблоки, например, второй половины предыдущего блока чередуются с субблоками первой половины следующего блока. Такая схема иллюстрируется рис. 2.45, где каждый блок состоит из Шести субблоков, и субблоки первого блока обозначены а,-, второго - Ь„ третьего - с,. Субблок может состоять из нескольких символов, или из одного символа, или даже из одного бита. Поиве-