формации, и положительный перепад сигнала Фг, управляющего передачей информации, лежат в микросекундном диапазоне. Сигнал управления передачей информации с задержкой, или сигнал Фз, может быть сформирован вместе с сигналом Фг с помощью схемы, изображенной на рис. 3.59, б, так, чтобы моменты их изменения соответствовали диаграмме, показанной на рис. 3.59, в.

Если напряжение на входе отрицательно, то подача сигнала Ф позволяет зарядить конденсатор Си Входной транзистор и транзистор Гг инвертируют входной сигнал, поэтому при подаче сигнала 02 конденсатор Сг разряжается, а выходное напряжение стремится к напряжению f/. Когда сигнал Фз становится отрицательным, открывается транзистор Ti и заряд на конденсаторе Ci может увеличиться за счет подзарядки, происходящей по цепи, содержащей транзисторы Ti и Тъ. Следовательно, конденсатор Ci должен хранить заряд весь промежуток времени между отрицательными перепадами сигналов Фг и Фз. Когда сигнал Ф2 заканчивается, транзистор Тз запирается, а конденсатор Сг остается заряженным. Таким образом, выходное напряжение остается отрицательным. По окончании сигнала Фз транзистор Ti закрывается, позволяя следующему входному сигналу управлять состоянием конденсатора Ci.

Если следующий входной сигнал равен нулю во время действия сигнала Фь конденсатор Ci разрядится, транзисторы Тг и Ti про-инвертируют входное напряжение и при подаче сигнала Фг появится отрицательное напряжение. В результате этого конденсатор Сг зарядится и выходное напряжение примет нулевое значение. Когда

появится сигнал Фз, конденсатор С, будет поддерживаться jb разряженном состоянии транзисторами Тб и Ti. Когда сигнал Фг вновь примет нулевое значение, транзистор Тз закроется и сохранит отрицательный перепад на конденсаторе Сг до подачи следующего отрицательного сигнала Фг. Транзистор Тб поддерживается в открытом состоянии напряжением на конденсаторе Сг, что обеспечивает на выходе нулевое напряжение. В течение времени, когда сигнал Фг равен нулю, на конденсаторе Сг должно сохраняться отрицательное напряжение, достаточноедля поддержания транзистора Те в открытом состоянии.

Недостатком квазистатических триггеров и схем на их основе является постоянное потребление мощности в режиме хранения.

Динамические элементы. Динамические, или тактируемые, логические схемы возникли из статических как средство уменьшения мощности рассеяния и повышения быстродействия. Динамические элементы, так же как и квазистатические, используют для своей работы свойство хранения заряда на емкости затвора в течение определенного времени. Главная их особенность заключается в том, что они используют нагрузочные транзисторы, которые переключа-

ются синхронно с помощью синхроимпульсов. Временное хранение заряда на емкостях используется для того, чтобы сохранять информацию в промежутках между синхроимпульсами.

Несмотря на то что динамические элементы ненамного сложнее статических и технология их изготовления одинакова, их эксплуатация и тем более контроль сложнее, чем статических. Кроме того, у динамических элементов есть существенный недостаток, который дает о себе знать в ряде применений.

Ф о-

лшиг

Рис. 3.60. Схемы однотактного динамического инвертора (а, б) и временные диаграммы его работы (в)

Так как работа динамических элементов основана на способности хранить информацию на емкости затвора транзистора, то для обеспечения ее нормальной работы минимальная частота синхроимпульсов должна быть достаточно высокой, чтобы, накопленный на конденсаторе заряд не был ниже допустимого уровня. Еще более высокая частота синхроимпульсов требуется для нормальной работы системы при высоких температурах, так как при этом возрастают токи утечки и уменьшается заряд на конденсаторе.

На рис. 3.60, а показан один из первых однотактных элементов (инвертор), содержащий три последовательно включенных транзистора. Сигнал Ф, поступающий на соединенные вместе затворы транзисторов Ti и Т2, приводит к их открыванию и образованию цепей для условного перезаряда запоминающего конденсатора Сзл (перезарядка запоминающего конденсатора, зависящего от характера сигнала, действующего на входе динамического элемента). Если на затвор транзистора Тз подано напряжение [/, то конденсатор С32 разряжается через последовательно включенные открытые транзисторы и и на выходе схемы устанавливается напряжение U". Если же на вход элемента подано напряжение f/", то транзистор Тз будет закрыт и конденсатор Сзг заряжается от источника питания через транзистор Ti до напряжения [/ип.

В данном динамическом инверторе напряжение W определяется отношением сопротивлений транзистора Ti и последовательно

соединенных транзисторов и Тз. Как и в обычной статической двухвходовой схеме И - НЕ, в данном инверторе для получения достаточно низкого уровня С/" необходимо, чтобы суммарное сопротивление транзисторов Т2 и Тз было примерно в 20 раз меньше сопротивления транзистора Ti. В результате элемент будет занимать на подложке сравнительно большую площадь.

Быстродействие инвертора определяется процессами перезаряда конденсатора Сзг. При этом, так же как и для статических инверторов, время заряда конденсатора оказывается намного больше времени его разряда.

4= с,

1 г

xt

Рис. 3.61. Схема двухтактного регистра сдвига на одно-тактных динамических инверторах (а) и временные диаграммы его работы (б)

Меньшую площадь занимает представленный на рис. 3.60, б динамический инвертор, в котором управляющий транзистор Ti включен параллельно цепи, содержащей последовательно соединенные транзистор Тз и запоминающий конденсатор Сз. В этом динамическом инверторе уровень W определяется соотношением сопротивлений всего двух транзисторов, что позволяет уменьшить размеры управляющего транзистора Ti при сохранении неизменными размеров транзистора Т. Быстродействие такого инвертора ухудшается, так как заряд конденсатора Сзг происходит через два последовательно включенных транзистора Т2 и Тз.