Одноярусную схему, имеющую т входных управляющих транзисторов (рис. 3.30, а) в отличие от элементарного узла, будем называть многовходовым узлом ДСПТ. Для отрицательной логики многоходовый узел ДСПТ реализует логические функции:

(XnXi2...Xim)Xi-i - для ЛСВОЙ ВЫХОДНОЙ ВСТВИ; iXiiXi2...Xim)Xi-\ - ДЛЯ

правой ВЫХОДНОЙ ветви.

Символическое изображение многовходового узла ДСПТ представлено на рис. 3.30, б.

Логический оператор конъюнкции в базисе ДСПТ может быть также реализован еще с использованием логики на эмиттерных повторителях, одновременно выполов няющих роль схем сдвига вход-

1 Х

НЫХ и выходных уровней (рис. 7" у 3.31, а). На рис. 3.31, б дано его

Рис. 3.32. Схемы ИЛИ в ДСПТ

условное изображение.

Основной способ реализации логического оператора дизъюнкции в базисе многоярусных ДСПТ - непосредственное объединение выходных ветвей. В принципиальной электрической схеме это соответствует проводному объединению коллекторов транзисторов дифференциальных пар и не требует дополнительных аппаратурных затрат.

Детектором логического состояния схемы дизъюнкции одной ДСПТ служит резистор. Когда требуется осуществить дизъюнкцию конъюнктивных членов, образуемых в нескольких ДСПТ, в качестве детектора должны быть использованы нелинейные двухполюсники с вольт-амперной характеристикой вида

О, если 0<гХ/о; Uo, если /о<гд< о,

где / - число объединяемых конъюнктивных членов.

В простейшем случае в качестве такого детектора Morjrr быть использованы схемы, приведенные на рис. 3.32, а, б.

При проектировании каскадных схем, реализующих скобочные формы записи, в базисе ДСПТ для уменьшения сложности целесообразно применение логических схем дизъюнкции на потенциальной логике, например логических схем ИЛИ на эмиттерных повторителях с использованием транзисторов обоих типов проводимости.

К ограничениям базиса ДСПТ следует отнести:

практическую трудность построения ДСПТ с числом ярусов, большим 4-5;

недопустимость в общем случае, выхода из одного узла более двух ветвей.

: В ряде случаев при. проектировании устройств цифровой обработки информации последнее ограничение может быть снято. Если о некоторых независимых переменных неполностью определенной функции алгебры логики известно, что они на всех допустимых, наборах переменных принимают единичные значения, кроме, быть может, одной, то для синтеза такой функции алгебры логики (ФАЛ) удобно применять многовыходной узел ДСПТ.

Многовыходной узел ДСПТ на / переменных имеет / управляющих входов, одну входную ветвь и / +1 выходных. Принципиальная электрическая схема со-.

стоит из t+l транзисто- J 1 ! J

ров, соединенных эмитте- "••b-f S-o" ""о-Г NS"

рами, причем на базу од-ного транзистора подает-ся опорное напряжение, а на базы остальных /

транзисторов (кроме, быть может, одного любого) - низкий уровень напряжения. В зависимости от того, какой из управляющих входов «возбужден», информационный ток /о проводит тот или иной транзистор. Пример схемы многовыходного узла и его условное изображение приведены на рис. 3.33.

Синтез любой полностью определенной комбинационной функции алгебры логики с ограниченным числом независимых переменных в базисе ДСПТ. Методы нахождения абсолютно минимальных выражений, минимальных скобочных выражений и минимальных дизъюнктивных (конъюнктивных) нормальных форм малоэффективны, так как связаны с необходимостью проведения огромного перебора. Более того, этап построения функциональной схемы по минимальному аналитическому выражению в конкретном базисе элементов не полностью формализован и при его выполнении определяющее значение имеют опыт, квалификация и интуиция проектировщика. Поэтому в настоящее время все большее развитие по-, лучают методы построения почти минимальных схем, но в приемлемые для практики сроки и с учетом специфики схемотехнического базиса. Часто наряду с задачей минимизации оборудования ставится задача обеспечения определенного быстродействия.

В [10], например, предложен инженерный метод получения почти минимальной в базисе ДСПТ реализации любой комбинационной полностью определенной функции алгебры логики с ограниченным числом переменных. ,

Рис. 3.33. Схема (а) и условное изображение (б) многовыходного узла ДСПТ

Предложенный метод основан на минимизации базовой ДСПТ, т. е. полностью декодирующего дерева выходным ветвям п-го яруса которого приписываются значения коэффициентов а,- представления (3.130) заданной функции алгебры логики (ФАЛ) F=f{xu Хп):

где Fi=xiX2, Хп такие, что,

1, если l</fe=?=/<2"; О, если l</fe/<2«;

(3.130)

а] s!!Bl lol iij ярус (х

1, если Fi:F=\ на наборе (х,..., х„)

и Fi=Q па остальных наборах; О во всех других случаях.

Минимизация достигается, если возможно, последовательностью шагов «стирания» избыточных ветвей, узлов и заменой переменных в узлах.

Для отрицательной логики („1" - наличие тока или низкий уровень напряжения) процедуру минимизации базовой ДСПТ можно представить в следующем виде: Шаг типа 1. Если двум выходным ветвям одного узла приписаны значения 1 (0), то эти две ветви и узел «стираются» из дерева, причем входной ветви приписывается значение 1 (0). На рис. 3.34, а проиллюстрировано применение шага 1 к части дерева.

Шаг типа 2. Если в минимизируемом дереве узел управляющей переменной xi-i предпоследнего, (1-1)-го яруса связан с двумя узлами одной и той же управляющей переменной xi последнего.

Рис. 3.34. Иллюстрация применения шага типа 1 (а), шага типа 2 (б) и шага типа 3 (в) для минимизации ДСПТ