ния тактового импульса конденсатор С не разряжается. С момента окончания тактового импульса начинается разряд конденсатора по контуру Да - ®i - b - - с. Таким образом, процесс записи информации в ячейке происходит со сдвигом во времени по отношению к тактовому импульсу. Этим реализуется общее правило построения схем управления.

Наличие резистора связано с дополнительными потерями энергии генератора тактовых импульсов. В тех случаях, когда этн потерн влияют на работу генератора, применяют другую схему управления - с запираюпщм транзистором (рис. 4.6.). В цепи разряда конденсатора Да - Wi - b~c включается транзистор Т по схеме с общим эмиттером. Нормально транзистор находится в закрытом состоянии и открывается только лишь при возникновении импульса тока в цепи база - эмиттер на время, необходимое для записи информации в ячейке .

Рис. 4.7. Диаграмма работы ферродиодной однотактной

схемы.

Рис. 4.8. Схема однотактной ячейки запрета по току с двумя обмотками.

Процесс работы ферродиодной однотактной схемы (рис. 4.5) можно разбить на четыре периода: заряд конденсатора; сохранение заряда до окончания тактового импульса; разряд конденсатора до момента перемагнвчивания сердечника; разряд конденсатора после перемагничи-вания сердечника. Диаграмма работы схемы изображена на рис. 4.7. Первый период (О - ij) - сердечник / перемагничивается от -j-Br до -Вг- Конденсатор заряжается до напряжения иакс- Второй период (ti - а) - заряд конденсатора сохраняется, так как цепь разряда заперта запирающим напряжением или же транзистором. Третий период (а - з) - по окончании тактового импульса начинается разряд конденсатора и сердечник перемагничивается от -Вг до +Вг-Напряжение снижается по пологой криюй, так как в течение данного периода значение тока разряда ограничивается относительно большой величиной динамического сопротивления обмотки Wi второго сердечника. Четвертый период (ts - - значение Гд невелико.

ток разряда увеличивается. Время свободного разряда конденсатора св. р считается до момента, когда напряжение Нр = 0,1 U.

Рассмотрим логические схемы, построенные иа основе ферродиодной ячейки.

Логическая схема запрет выполняет логическую операцию нет. Для этого схему необходимо построить таким образом, чтобы сигнал запрет препятствовал записи сигнала, поступающего в ячейку. В практике применяют два способа: запрет по току и запрет по напряжению.

Запрет по току. Схема однотактной ячейки запрета по току с обмотками Wi (для ввода информации) и (для запрета) изобра-

Татобый шпули (ТИ)

Рис. 4.9. Однотактная электрическая схема запрета.

Рис. 4.10. Однотактная условная схема запрета по току с двумя обмотками.

жена на рис. 4.8. Ток в обмотке Wi переводит сердеч1ШК в состояние 1, а ток /а в обмотке ""з - в состояние 0. При отсутствии импульса тока в обмотке запрет ячейка работает как повторитель. При одновременном действии обоих импульсов суммарное значение м. д. с. обмоток равно нулю, сердечник остается в состоянии О. Для устойчивой работы схемы необходимо, чтобы входные сигналы и Ха были точно согласованы во времени. При считывании 1 может получиться обратная передача информации по запрещающей обмотке. Для устранения этого явления ставится диод Дх и сопротивление г.

Запрет по напряоюению осуществляется компенсацией выходного напряжения, для чего используется дополнительный сердечник. Выходное напряжение от этого сердечника включается встречно с выходным напряжением основной ячейки. Однотактная электрическая схема запрета по напряжению изображена на рис. 4.9. Сигнал запрета подается на добавочную ячейку , выходное напряжение Ujj которой включено встречно с выходным напряжением Uj основной ячейки: при

Xt О, Ха = О У = Xi-, при XiQ, Хфй У = XjXg.

Однотактная условная схема запрета, соответствующая схеме рис. 4.9, изображена на рис. 4.10. В условной схеме запрещающий сигнал обозначен двумя стрелками.

Логическая схема не. Логическое отрицание может выполнять любое устройстю, дающее сигнал на выходе всякий раз, когда на входе ие действует сигнал, и не выдающее сигнала на выход, если входной сигнал подействовал. Логическое отрицание реализует элемент не. Условная схема элемента изображена на рис. 4.11. Элемент не (инвертор) реализуют с помощью генератора единиц ГЕ, каждым импульсом которого в сердечнике записывается 1. Импульсом X осуществляется запрет. Смарная напряжен-X ность поля при наличии X равна нулю, поэто-му на выходе элемента информация равна нулю.

Логическая схема или выполняется как повторитель с несколькими входами, даюпщй на выходе сигнал всякий раз, когда хотя бы на один из входов этого повторителя подействовал входной сигнал. Схему элемента или можно построить с отдельными входными обмотками (и)1, w), каждая из которых предназначена для записи информации Х, Ха (рис. 4.12, а), или же с одной входной обмоткой (w-{), но с разделением входов диодами (рис. 4.12, б). Логическая схема и. Роль логической схемы и может выполнять любое устройство с двумя или более входами, которое выдает сигнал только тогда, когда входные сигналы поступают одновременно.

Логическая схема и изображена на рис. 4. 13. Схема составлена из одной обычной ферродиодной ячейки I и двух ячеек запрета П и

Рис. 4.11. Условная схема однотактного логического элемента не.

а . 6

Рис. 4.12. Схема однотактного элемента или.

III. Работа ячеек запрета основана на компенсации магнитного потока, создаваемого обмоткой w- в сердечнике II и обмоткой w" в сердечнике Считывание информации осуществляется тактовыми импульсами ТИ и ТИ2, сдвинутыми относительно друг друга на полтакта.

Пусть подается на вход только сигнал Х. Тогда оба сердечника I к II будут перемагничены в положение 1. Тактовым импульсом ТИ j они снова возвращаются в нулевое положение, при этом в обмотках записи w и запрета сердечника / протекают токи, создающие компенсирующие друг друга магнитные потоки. В результате сердечник / остается в нулевом положении, и с приходом тактоюго импульса ТИ на выходе схемы У = 0.