Проектирование микро-ЭВМ обычно начинается с тщательного анализа предъявляемых к ней требований. Эти требования могут быть представлены в виде граф-схемы алгоритма работы микро-ЭВМ, определяющей последовательность всех действий, необходимых для выполнения заданной функции. Кроме граф-схемы необходимо учитывать временные ограничения на выполнение всех (или основных) действий. Эти ограничения оказывают существенное влияние на способы построения проектируемой микро-ЭВМ и тесно связаны с архитектурой МП. Зная архитектуру МП и всей микро-ЭВМ, можно составить последовательность команд, называемую программой, которая обеспечит , выполнение заданной функции.

§ 2.2. ПРИНЦИПЫ ОРГАНИЗАЦИИ ПРОЦЕССА ОБРАБОТКИ ИНФОРМАЦИИ

Рассмотрим кратко особенности организации процесса обработки информации в цифровых устройствах, которые, как окажется, близки к подходам к проектированию устройств с программируемой логикой.

Рис. 2.1

Комбинационные схемы. Комбинационные схемы строятся на основе логических элементов И, ИЛИ, НЕ или в каком-либо другом базисе (например, НЕ - И, НЕ - ИЛИ), но с функциональной точки зрения результат будет тем же самым. Эти схемы характеризуются отсут- ствием памяти, поэтому их выходные сигналы определяются только1 входными сигналами (рис. 2.1, а). Алгоритм функционирования уст--; ройств на основе комбинационных схел1 может быть представлен в виде таблицы соответствия, содержащей значения выходных сигналов для всех возлгажных комбинаций значений входных сигналов.

Фактически необходимо учитывать и временной фактор, так как 1 существует задержка между изменениями входных сигналов и установлением стабильных значений выходных. В течение времени установления (или времени распространения сигналов от входов к выходам) выходные сигналы могут изменяться произвольно, независимо от алгоритма заданного таблицей соответствия. Такие сбои искажают работу J 32

устройства, поэтому обычно принимают специальные меры, исключающие возможность передачи выходных сигналов во внешние устройства во время установления. Этот способ легко реализуется в синхронных схемах, которые и будут рассматриваться далее,

Последовательностные схемы. Последовательностные схемы существенно отличаются от комбинационных прежде всего наличием памяти. Их выходные сигналы являютсяфункцией не только входных сигналов, но и внутреннего состояния, в котором устройство находилось до поступления входных сигналов.

На рис. 2.1, б показана организация-этого типа логических схем. Память в последовательностных схемах может быть любого типа; в нашем случае - это совокупность триггеров Т1, Тр. Такая архитектура является универсальной и может рассматриваться как модель любой цифровой системы независилю от ее сложности. Существует формальный метод, позволяющий определить нужные последовательность состояний и связи элементов в схеме рис. 2.1, б. Однако большие сис-! темы редко разрабатываются как единый блок; большинство таких систем может быть представлено как суперпозиция конечного числа более простых функциональных подсистем, каждую из которых разрабатывать значительно проще. Тем не менее модель позволяет рассмотреть характеристики систел!ы.

Связь между выходными и входными сигналами описывается следующим образом.

1) Имеется п двоичных входов х,, х", т. е. существует 2" комбинаций, каждая из которых может рассматриваться как вектор

X = [Xi, Хг, Хз, Хп1, где хг е {0,1}, i == 1, п. 2) Имеется m двоичных выходов .....z. Выходной вектор имеет

Z = [Zi, Zj, Zg, z„], где г g (Q, 1}, l = 1, m.

3) Выходной вектор памяти, определенный на выходе триггеров Т1.....Тр, задается как

Y = [у.„ .... Ур].

Связь между векторами может быть представлена функциями

а) выходов Z = S (X, Y),

б) возбуждения Е = Ф (X, Y),

в) переходов У = (X, У).

Функции выходов S и возбуждения г) определяют функционирова- ние комбинационных схем. Обе они могут быть записаны в форме таблиц соответствия.

Функция переходов Ф, определяющая выходной вектор памяти, - это не булевская функция, описывающая комбинационную схему, а уравнение следующего состояния. У - это состояние памяти, в которое она (память) перейдет из текущего состояния У при поступлении., на вход схемы сигналов X. Функция задается таблицей переходов.

Как уже указывалось, рассмотренная модель последовательност-ной схемы является общей для всех логических устройств независимо

2 Зак. 23-2 33

от нх сложности и других различий. Входное слово X генерируется любым внешним устройством - от клавиатуры калькулятора до датчиков паровой турбины. Выходное слово Z может управлять любым внешним устройством - от светодиодов дисплея калькулятора до тор-

Таблица первхпдав

Граф переходов

Рис. 2.3

Рис. 2.2

мозного механизма турбины. Последовательность переходов, которая имеет место в результате воздействия всех возможных последовательностей входных сигналов, часто представляется в форме графа переходов или таблицы переходов (рис. 2.2).

В заключение следует отметить, что триггер памяти требует определенного времени для перехода в новое состояние в ответ на изменение функции возбуждения. Эту временную задержку, а также время установления комбинационных схем проще всего учитывать, если разрешать все изменения только в фиксированные моменты времени, задаваемые от генератора тактовых сигналов. Такие последовательностные устройства называются синхронными, их мы будем рассматривать в дальнейшем.

Рассмотрим подробнее граф переходов, представленный на рис. 2.3.

Состояние 1. Может рассматриваться как начальное. Если условие А истинно, то происходит переход в состояние 2; если нет, то состояние не изменяется. Этому состоянию аналогичны состояния 2,4 » 6.

Состояние 3. Анализируются два yi ловия; С и D. Из четырех возможны: комбинаций только две, исключающие один из сигналов, приводят к переходу в состояние 4 или в состояние Л Состояние 5. Характеризуется наличием приоритетного отношени: между входными сигналами. Если поступил сигнал F, то независим от значений G и Н происходит переход в состояние 3. Если сигнал! F нет, то при поступлении сигнала И независимо от G осуществляется

переход в состояние 7. Если нет сигналов F и Н, то сигнал G переводит устройство в состояние 6. Таким образом, сигнал F имеет наибольший приоритет, а G - наименьший. Подразумевается, что всегда имеется по крайней мере один из этих трех входных сигналов.)

Состояние 7. Переход из этого состояния произойдет в срстояние / безусловно при очередном тактовом сигнале.

Можно разработать последовательностную машину, в которой определенные последовательности входных сигналов приведут к нужным переходам по графу. Хорошим примером является электронный калькулятор. Совокупность возможных состояний в калькуляторе включает состояния выходного дисплея, а определенная последовательность состояний, изменяющихся под действием входных сигналов (нажатых клавиш), должна приводить к генерации результатов для всех числовых вычислений. Это будет сложный граф, содержащий множество переходов, соответствующих различным операциям со входными данными. В нашем примере калькулятор в зависимости от нажатия входных клавиш будет выполнять определенную последовательность шагов, называемую алгоритмом (сложение, вычитание, умножение и т. д.)

Таким образом может быть спроектировано устройство, которое в зависимости от последовательности входных сигналов будет выполнять один из многих алгоритмов. Эти входные сигналы могут размещаться во внешнем блоке регистров, называемом Управляющей памятью. Некоторые выходные сигналы устройства могут использоваться для синхронизации поступ,ления входных сигналов из управляющей памяти и для задания номера регистра - источника входных сигналов. Такое устройство может быть названо устройством с программируемой логикой или в общем случае вычислительной машиной.

§ 2.3. ОРГАНИЗАЦИЯ ПРОЦЕССА ОБРАБОТКИ ИНФОРМАЦИИ

Основой МП или устройства с программируемой логикой является арифметико-логическое устройство (АЛУ), предназначенное для обработки информации. При анализе архитектуры МП будем считать, что его АЛУ по своим функциональным возможностям, разрядности и набору входов и выходов соответствует стандартному 4-разрядному АЛУ, функциональное обозначение которого приведено на рис. 2.4. Это АЛУ содержит две входные (А и В) и одну выходную (F) 4-разрядные шины. Информация на входных шинах обрабатывается в АЛУ в соответствии с набором управляющих сигналов на управляющих входах АЛУ: М и So - Sg. Результат обработки появляется на выходной шине. Реализуемые АЛУ функции представлены в табл. 2.1. В таблице приняты следующие обозначения: V - операция дизъюнкции; Л - операция конъюнкции; © - операция неравнозначности; ( + ) - операция сложения; ( - ) - операция вычитания.

Другим важным узлом МП является набор регистров общего назначения (РОН) , часто называемый СОЗУ. В РОН хранятся информационные слова, подлежащие обработке в АЛУ, результаты обработки Информации в АЛУ и управляющие слова. Обращение к РОН - адресное. Эти регистры допускают считывание и запись информации, поэ-2* 35

тому содержат входную и выходную шины, адресную шину и управляющий вход, информация на котором задает режим работы: запись, хранение или чтение информации.

Рассмотрим типовую структуру обрабатывающей части МП (рис. 2.5). При этом не будем указывать управляющие входы, что позволит основное внимание обратить на функциональные характеристики системы при передаче и обработке данных. Представленная структура обладает очень широкими возможностями. Содержимое любого РОН может быть передано на буферный регистр (БР) и на регистр сдвига (Рсдв). АЛУ может выполнять логические и арифметические операции, указанные в табл. 2.1, над содержимым обоих регистров; резуль-

ВыхоЯнаи шина.

РОН т слад па п разряЯав

Рсдв

ВхоВная шина Рис. 2.5

Рис. 2.4

тат может быть записан в любой из ш РОН. При подаче соответствующих управляющих сигналов в этой системе, например, возможнь "

- передача данных из одного РОН в другой путем пересылки выб рапного из первого РОН слова транзитом через БР и АЛУ во второ РОН;

- увеличение или уменьшение на единицу содержимого любогО; РОН путем изменения в АЛУ выбранного из РОН значения на единицу и засылки полученного результата в тот же регистр;

- сдвиг содержимого любого РОН путем передачи выбранного числа в Рсдв, сдвига этого числа и записи через АЛУ в тот же POH.i

Очевидно, что для выполнения этих и других операций в АЛУ,-РОН и вспомогательные регистры БР и Рдд должны подаваться оп- ределенные управляющие сигналы, причем важное значение имеет распределение этих сигналов во времени. Например, для передачИ данных из одного РОН в другой требуется два такта:

- такт 1: адресация РОН, выборка содержимого РОН, прие\ выбранного слова в БР;

- такт 2: адресация РОН, запись в РОН информации, передан-, ной на вход РОН через АЛУ.

Тактовые сигналы могут поступать от тактового генератора, причем максимально возможная частота, а значит, и время выполнения

* Сдвиг на один разряд влево.

I - -

ррераций будут определяться задержкой сигналов на различных компонентах , схемы. - • Il*:-к ; к;

-Из этого простого примера риднб,! при бпределейнойп вательности управляющих сигнадов. будетвьшолняться определённая операция над данными, храни- "

., В1,,хоЗная шина

Вхавная шина Рис. 2.6

, -------

мыми в РОН. При этом необходимо выполнять два требования: во-первых, должны быть обеспечены анализ логических условий и ветвление процесса и, во-вторых, сигнал арифметического переноса из АЛУ и выходной бит регистра сдвига должны быт ь сохранены, поскольку они могут понадобиться при выполнении следующей операции.

На рис. 2.6 показана модификация рассмотренной ранее схемЫ( в которой реализованы цепь переноса с хранением сигнала переноса С,+ на триггере Т1 и цепь сдвига с хранением значения вытесняемого при сдвиге разряда на триггере Т2.С этилп? изменениями становятся возможными операции над словами с разрядностью, большей, чем