устройства управления К589ИК01 (§ 8.2) и центрального процессорно-го элемента (микропроцессорной секции) К589ИК02 (§ 8.5). Вопросам организации микро-ЭВМ на основе МПК серии К589 посвящены гл. 9 и § 8.7.

МПК серии К587 относится к микропроцессорным средствам секционного типа со средней производительностью и относительно сложной структурой. Секционность МП позволяет строить на его основе микро-ЭВМ с разрядностью обрабатываемого слова любой длины, кратной четырем. Отличительной особенностью рассматриваемого МПК является асинхронный принцип работы, что позволяет при тактовой частоте 400 КГц получить достаточно высокое быстродействие микро-ЭВМ. На основе данного комплекта возможно создание микро-ЭВМ с производительностью до 700 тыс. оп.с. Среднее быстродействие вместе с весьма малым потреблением энергии в статическом состоянии и высокой помехоустойчивостью делают незаменимым МПК, выполненный по КМОП-технологии, в тех применениях, где помехоустой-ннвость и потребляемая энергия являются определяющими характеристиками при выборе МПК. Рассмотрим подробнее состав, основные характеристики и функциональные возможности компонентов этого МПК.

§ 13.2. БИС АРИФМЕТИЧЕСКОГО УСТРОЙСТВА

БИС АУ представляет собой 4-разрядный модуль обработки, использующий принцип микропрограммного управления. Характерными особенностями БИС являются магистральность (регулярность связей) и сочетание автономных режимов работы (внутренняя синхронизация) с общей синхронизацией. Структурная схема БИС АУ приведена на рис. 13.1. Она. содержит 4-разрядное арифметико-логическое устройство (АЛУ), восемь регистров общего назначения (РОНО - Р0Н7), регистр-аккумулятор (РА), блок сдвига (БСдв), регистр микрокоманд (РМК), дешифратор микрокоманд (ДшМК), регистр состояний (PC), три 4-разрядных канала обмена, три схемы управления каналами (СО), С02 и СОЗ), блок расширителя (БР) и блок синхронизации (БС).

АЛУ представляет собой комбинационную логическую параллельную схему, реализующую следующие функции; дизъюнкцию, конъюнкцию, отрицание, неравнозначность; арифметические операции: сложение, вычитание, сложение с единицей. При выполнении операций операнды поступают в АЛУ через мультиплексоры (М), коммутирующие соответствующие каналы и регистры ко входу АЛУ. Результат операции фиксируется в регистре РХ и через блок сдвига может быть записан либо в PC, либо в один из РОН, либо в аккумулятор.

Шины, подключенные к каналам, - двунаправленные. Управление каналами осуществляется схемами обмена. Схемы обмена выдают и принимают сигналы, соответствующие режимам выдачи и приема. Выводы К1-В, К2-В, КЗ-В используются для приема - выдачи сигналов, сопровождающих выдаваемую информацию. Через выводы К1-П, К2-П, КЗ-П принимаются и выдаются сигналы, свидетельствующие об окончании приема. Например, при работе с медленно действующим периферийным оборудованием, имеющим низкое быстродействие, 296

при занятости канала на схему об- г..! >

мена не поступает сигнал разрешения выдачи. Только после поступления этого сигнала подается сигнал, который начинает обмен. Таким образом, блок синхронизации работает в старт-стопном режиме; переход к выполнению следующей микрокоманды невозможен, если не выдана информация по одному- из каналов или соответственно не разрешен прием.

Регистр состояний используется для фиксации состояний БИС А.У. В состав PC входят следующие триггеры: ТО (признак «О» определенного разряда), ТПП (признак переполнения), ТЗн (признак знака), ТР (признак расширения).

Блок расширения используется для задания определенного режима работы БИС при формировании процессора с разрядностью, кратной четырем. В БИС АУ имеется специальный вывод СТ, определяющий положение старшего разряда в многоразрядном ЛУ Высод Р"*- 3.) СТ в засисимости от положения

БИС АУ заземляется или подключается к источнику питания Е,. Сигналы переноса (СП) и сдвига (СД) формируются в БР и используют-, ся при наращивании процессора по разрядности. БИС АУ данной . серии могут наращиваться непосредственно, без дополнительных сопрягающих схем.

§ 13.3. СХЕМА ОБМЕНА ИНФОРМАЦИЕЙ

БИС обмена информацией предназначена для организации внутри-процессорного и внепроцессорного обмена (параллельно и последова- тельно) между процессорами и каналами, а также используется в качестве контроллера периферийных устройств и для управления памятью.

Структурная схема БИС (рис. 13.2) содержит три канала, каждый из которых имеет по 8 разрядов. Три схемы обмена (С01 - СОЗ), управляющие каналами, два 8-разрядных регистра: Р1 - регистр со сдвигом и Р2 - регистр-сумматор, схему захвата (СЗ), логическую схему (ЛУ), коммутатор (КМ), регистр режима работы БИС (РР), регистр маски состояния (РМС), схему формирования состояния (СФС), регистр микрокоманд (РМК), дешифратор микрокоманд (ДшМК), блок синхронизации (БС) и схему начальной установки (СНУ). Канал 1, .

10 Зак. 232 297

2 и 3 предназначены для приема и выдачи информапии. Схемы обмена информацией служат для управления приемом м выдачей, вырабатывают сигналы, фиксирующие прием (К1-П, К2-П, КЗ-П) и выдачу ин-формации (К1-В, К2-В, КЗ-В), При работе нескольких источников информации сигнал приема свидетельствует о занятости этого канала и блокирует выдачу информации из БИС. При незавершившемся обмене в предыдущей микрокоманде схема обмена блокирует выполне-

ЗВ Ф7

Канал г

ДшМК

K1-b\i I • • • л-/-У Kl-ni1-B

Синхроназацан

Канал Т

Канал 3

свет

I KS-iPi Y-B Ks-ci I • • • I №7

Рис. 13.2

ние следующей микрокоманды. Схема захвата позволяет выдавать нн--формацию в каналы 1 и 2 по предварительному запросу.

Регистры Р1 и Р2 предназначены для временного хранения инфор-•мации. Они формируют сигнал на триггер расширения (старший разряд, вытесняемый при сдвиге, или перенос при сложении с единицей). При сложении с единицей выявляется сигнал переполнения, свидетельствующий о том, что байт сформирован. Логическая схема выполняет операции маскирования (какой-то признак может влиять или не влиять на состояние системы) и сравнения кодов. Сигнал Cpl вырабатывается при равенстве всех разрядов сравниваемых кодов. Коммутатор предназначен для установления внутренних связей и для формирования сигнала М2 проверки по модулю 2, т. е. сигнала дополнения до нечетного числа единиц в коде.

Регистр режима используется для расширения наборов микрокоманд БИС обмена информацией. Он фиксирует определенное состояние системы. Загрузка РР идет через каналы 1 и 3 либо по входам МКО - Д1К4, Регистр содержит пять триггеров: триггер группы, определяющий, к какой группе относится микрокоманда; триггер повторения микрокоманды, определяющий, выполняется ли микрокоманда однократно или циклически; останов происходит при наличии «1» на выходе состояния (СОСТ); триггер захвата канала, определяющий, какой из каналов (1 или 3) выбран; триггер условных операций, определяющий, какая микрокоманда выполняется - условная или нет, т. е. зависит ли выполнение микрокоманды от состояния системы; триггер асинхронной выдачи или сдвига.

При синхронном режиме работы при выдаче информации схема обмена СОЗ при незавершившемся обмене блокирует выполнение следующей микрокоманды. При асинхронной выдаче схема обмена не блокирует выполнение новой микрокоманды.

Регистр маски состояния содержит четыре триггера и предназначен для хранения кода маски состояния. Загрузка РМС происходит либо из каналов 1 или 3, либо по входам МК. Три триггера служат для маскирования сигналов Ср. 1, М2 и Р (Р - сигнал расширения); четвертый триггер указывает, какой уровень на выводе СОСТ является истинным при выполнении условных операций.

Схема формирования состояния служит для формирования сигнала на выводе СОСТ по формуле

СОСТ = ТМСр 1 & Ср. IV ТМЛг & М2\/ТМР Р, где ТМСр.1, ТММ2 и ТМР - значения разрядов РМС, маскирующих сигналы Ср 1, М2 и Р соответственно.

Регистр микрокоманд служит для приема и хранения кода микрокоманды. Дешифратор микрокоманд предназначен для формирования управляющих сигналов. Блок синхронизации формирует временную диаграмму работы. Он имеет вход запуска и вывод синхронизации Ф1. Выводы синхронизации синхронно работающих БИС соединяются вместе.

Всю схему устройства обмена можно разделить на два функциональных узла: блок управления и блок обработки и хранения. Блок управления состоит из РМК, РР, ДшМК и БС. Дешифратор преобразует входной 10-раэрядный код (5 разрядов РМК и 5 разрядов РР) в сигналы управления, стробируемые блоком синхронизации, Управляющие срггналы поступают на входы схем обмена, на схемы захвата, регистры PI и Р2, логическое устройство, ко.ммугатор, схему формиро-вапия состояний и регистр маски. Эти сигналы определяют алгоритм функционирования БИС. В зависимости от кода на выходах блока управления блок обработки выполняет следующие основные операции: преобразование форматов (из 16-разрядного в байтовый формат и обратно, преобразование последовательного кода в параллельный); арифметико-логические операции; коммутация информационных потоков между каналами.

При вьшолненин арифметико-логической операции (например, операции сравнения информации, поступающей из канала L, е информа-

цией, хранящейся на Р2, и выдачи результата в канал 3) информации с канала 1 поступает, во-первых, на информационные входы Р1 и запоминается, а во-вторых, на входы ЛУ, на вторые информационные входы которого поступает информация из Р2. В ЛУ происходит сравнение кодов и формируется сигнал результата операции Ср. 1, который поступает на СФС. Результат операции через коммутатор выдается в канал 3.

При выполнении операции преобразования информации, например двухтактной микрокоманды преобразования 16-разрядного кода в двухбайтовый, в первом такте информация из каналов I и 2 поступает на Р1 и Р2 и запоминается. Код из канала 1 поступает также на входы коммутатора, Формируется сипгал проверки по модулю 2 .М2, который поступает на СФС. Первый байт через коммутатор выдается в канал 3. Во втором такте информация из Р2 поступает на информационные входы коммутатора, который осуществляет формирование М2, поступающего на СФС, и коммутацию сигналов в канал 3.

§ 13 4 Б!С АРИФМЕТИЧЕСКОГО РАСШИРИТЕЛЯ

Функциональные расширители являются эффективным средством повышения производительности системы обработки данных, так как они решают задачу аппаратной реализации функций программного обеспечения. В «классических» МПС операция умножения н другие «сложные» операции реализуются микропрограммным путем. БИС арифметического расширителя (АР) предназначена для аппаратной реализации операций умножения, сдвига и определения кодов отдельных битов над 8-разрядными операндами. При выполнении операции j используются либо целые числа знака, либо целые числа в дополнительном коле со знаком в старшем разряде. С целью увеличения разрядности обрабатываемых кодов используется матричное объединение однотипных БИС АР.

Структурная схема БИС АР, представленная на рис. 13.3, включает блок умножения (БУмн), блок сутимирования (БСм), блок поиска кодов (ВПК), 8-разрядные регистры операндов (РА и РВ), регистры результатов (РП1 и РП2), блок формирования состояний (БФС), регистр состояний (PC), который включает регистр именного кода (РИК), регистр кода позиций СРКП), триггер установки (ТУ), регистр микрокоманды (РМК), дешифратор микрокоманды (ДшМК), 8-разрядные каналы обмена (К1 и К2), 5-разрядный канал для выдачи информации о состояниях, которые принимает ВИС АР при выполнении операций (КЗ), схемы обмена (С01, С02 и СОЗ), блок синхронизации (БС) и схема начальной установки (СНУ).

Операнды, подлежащие обработке, поступают на РА и РВ. Результат операции фиксируется в З-рарядных РП1 и РП2, причем в РП1 фиксируются младшие разряды произведения и результат операции при сдвигах кода влево. В РП2 фиксируются старшие разряды произведения, результат операции при сдвигах вправо и коды битов при операции поиска битов. • . .

В БУмн реализуется операция у\1ножечця операндов, хранящихся в РА и РВ. Функционально БУмн включает, матрицу из 64 (8 X 8) одноразрядных сумматоров, с помощью которых ароисходит формирование и сдвиг ча.тичных произведений.

БСм используется для суммирования частичных произведений при матричном объединении однотипных БИС АР При этом используется общее микропрограммное управление. Результат суммирования фнксн-

KZ-0

& Щ ь1 It

Рис. 13:3

руется в РП2. На БСм поступает также сигнал переноса через вывод КЗ-О канала КЗ, а выходной сигнал переноса из БСм выдается через вывод канала КЗ-1.

БПК выполняет операций поиска кода «левого нулевого», «левого единичного» и левой пары неравнозначных битов операнда, хранящегося в РВ.

РИК, РКП и ТУ используются для организации матрицы арифме-тичежих расширителей при обработке многоразрядных операндов; в частности, 2-разрядиый РИК фиксирует положение БИС АР несоответствующем вертикальном ряду организуемой матрицы. Крайнему левому ряду соответствует код 01, крайнему правому 10, код И присваивается остальным рядам, код 00 означает, что используется только один вертикальный ряд Трехразрядный РКП отмечает последователь-1Ю слева направо вер1икальиые ряды кодами ООО, 001, 111. 1У