сталла, а на рис. 3.2,6 - ее условное обозначение на схеме. Сердцем таймера типа 555 является 7?5-триггер, управляемый парой компараторов напряжения. Вы, должно быть, помните из предыдущей главы, что /?5-триггер - это бистабильная схема, т. е, он имеет два устойчивых состояния. В исходном состоянии на выходе Q присутствует низкий уровень, а на выходе не -Q - высокий. Ситуация изменяется, если на вход установки (5) подается импульс: на выходе не -Q начинает действовать низкий уровень, а на выходе Q - высокий. Компаратор, о котором речь пойдет позже, имеет два входа. Уровень на его выходе становится высоким, когда оба входа воспринимают одинаковое напряжение.

При начальных условиях, в момент времени to, на выходе не -Q 7?5-триггера присутствует высокий уровень, благодаря чему транзистор Qi смещается в прямом направлении и потенциал вывода 7 интегральной схемы фактически равен потенциалу земли. Конденсатор Q при этом не заряжен. Кроме того, усилитель У1 представляет собой усилитель инвертирующего типа, поэтому выход (вывод 3) в исходном состоянии имеет низкий уровень.

Резисторы Да, Rb, и Rc находятся внутри интегральной схемы и имеют одинаковое номинальное значение сопротивления,, равное 5000 Ом. Они образуют делитель напряжения, который используется для управления компараторами напряжения. Инвертирующий вход (-) компаратора 1 смещен до потенциала, равного

E. = iVjf==iVJ. (3.1)

Это означает, что выход компаратора 1 станет высоким, когда управляющее напряжение, приложенное к выводу 3 интегральной схемы, будет равно 7з Усе Аналогично такой же делитель напряжения используется для смещения компаратора 2. Напряжение, приложенное к неинвертирующему входу второго компаратора, определяется выражением

E,iVc.)%,=-iVj. (3.2)

Когда напряжение, приложенное ко входу триггера (вывод 2 ИС), понижается до /з Vcc, выход второго компаратора становится высоким.

В этом случае на конденсаторе Сг напряжение является управляющим. Этот конденсатор заряжается через резистор и менее чем через 1 мс, после того как подано питание, напряжение на нем достигает значения, равного % Vcc Если в момент времени, обозначенный на нашем рисунке через Л, на вход триггера подать короткий отрицательный импульс, то на выходе комяаратора 2 установится высокий уровень, как только амплитуда импульса триггера понизится до уровня, равного /з Vcc-

4Л О

Разряд

1/3 Vcc

Запрет

Ис-Q

Сброс ИС (если этот *-* вывод не использован, егр следдет госдинить С Усе) "

Рис. 3.2. Внутренние н внешние связи для моностабильного режима работы интегральной схемы типа 555 (а); условное обозначение на схеме (б); график изменения задержки как функции Ra С (в); сигналы

схемы синхронизации (а).

Выход

Запуск схемы

Вход- S, О В/плетка

Выходное напряжение-S О В/пнет па

0,01 МКФ

о, 00IV

ю too I 10 100 I т

мс млс мс мс мс с с

(Грржпа

Рис. 3.2 (б, в,г).